



آزمایشگاه طراحی سامانه‌های رقیمی

تابستان ۱۴۰۵

دستیار استاد: علی اثنی‌عشری

مهلت ارسال: ۱۸ مردادماه

توصیف جریان داده

آزمایش اول

- مهلت ارسال پاسخ تمرین تا ساعت ۷:۵۹ تعیین شده است.
- با توجه به محدودیت زمانی آزمایشگاه، طراحی و کدنویسی هر آزمایش باید پیش از جلسه انجام شده و در قالب پیش‌گزارش تحویل داده شود. در جلسه آزمایشگاه فقط پیاده‌سازی طرح روی برد FPGA انجام می‌شود.
- بارمبندی کلی هر آزمایش به شرح زیر است: ۳۵ درصد نمره برای پیش‌گزارش، ۱۰ درصد برای حضور در کلاس، ۳۵ درصد برای پیاده‌سازی روی برد و ۲۰ درصد برای گزارش کار نهایی در نظر گرفته شده است. پیش‌گزارش باید شامل گزارش متنی کامل مراحل انجام آزمایش و پروژه نرم‌افزار Quartus با طراحی قابل سنتز باشد. نمره بخش پیاده‌سازی روی برد از آزمایش سوم به بعد اعمال می‌شود. گزارش کار نهایی نیز باید شامل نسخه نهایی و کامل پروژه، توضیحات دقیق درباره الگوریتم مورد استفاده و تصمیم‌های خاص اتخاذ شده به دلیل محدودیت‌های برد باشد؛ برای نمونه، محدودیت در وارد کردن یک عدد پنج‌رقمی BCD باید به‌طور کامل توضیح داده شود.
- در صورت غیبت دانشجو در یک جلسه، علاوه بر ۱۰ درصد نمره حضور، ۳۵ درصد نمره پیاده‌سازی نیز کسر خواهد شد؛ بنابراین، مجموع نمره کسر شده برابر با ۴۵ درصد است. در شرایط بسیار خاص، دانشجو می‌تواند با هماهنگی قبلی، جلسه غیبت شده را در جلسه‌ای دیگر جبران کند. در این حالت، نمایش و اجرای طرح روی برد FPGA الزامی است.
- پیش‌گزارشی که با تأخیر ارسال شود، فاقد ارزش نمره‌ای خواهد بود. همچنین، به‌ازای هر روز تأخیر در ارسال گزارش کار نهایی، ۳۰ درصد از نمره آن کسر می‌شود. گزارش کار نهایی حداکثر تا دو روز پس از مهلت تعیین شده قابل ارسال است.
- برای نگارش گزارش کار، حتماً از قالب **Course Project Report Template** موجود در [این پیوند](#) استفاده فرمایید.
- پاسخ‌های خود را به‌صورت تایپ‌شده ارسال کرده و حتماً نکات نگارشی را رعایت فرمایید.
- در سؤال‌هایی که نیازمند برنامه‌نویسی هستند، فایل کد کامنت‌گذاری شده و فایل آزمون را نیز همراه با گزارش ارسال فرمایید.
- تمام فایل‌های خود را در یک فایل فشرده با پسوند **zip** قرار دهید. نام فایل باید مطابق قالب زیر باشد:

Hw1_[StudentId]_[firstName]_[lastName]

جدول ۱: تبدیل کد دهدهی به BCD

Decimal	۰	۱	۲	۳	۴	۵	۶	۷	۸	۹
BCD	۰۰۰۰	۰۰۰۱	۰۰۱۰	۰۰۱۱	۰۱۰۰	۰۱۰۱	۰۱۱۰	۰۱۱۱	۱۰۰۰	۱۰۰۱

شرکت‌های تولیدکننده تراشه‌های FPGA و CPLD همواره علاوه بر تولید تراشه‌های مذکور، نرم‌افزارهایی ارائه می‌کنند که این نرم‌افزارها به عنوان ابزار طراحی به کمک کامپیوتر^۱، به کاربران امکان می‌دهند که از محصولات تولید شده توسط آن شرکت‌ها استفاده کنند. این ابزارها نه تنها از زبان‌های استاندارد توصیف سخت‌افزار همچون Verilog و VHDL استفاده می‌کنند بلکه معمولاً این امکان را می‌دهند که برای انجام سریع طراحی با هدف پیاده‌سازی مدارهای کوچک، بدون آنکه نیاز به استفاده از زبان‌های Verilog یا VHDL باشد، بتوان طرح مدار را برای ابزار طراحی تعریف نمود که از این امکان معمولاً با نام امکان طرح‌واره^۲ یاد می‌شود. هدف از این آزمایش این است که دانشجویان از امکانات طرح‌واره استفاده نموده و یک مدار ترکیبی^۳ را طراحی و پیاده‌سازی کنند.

شرح آزمایش اول (۱۰۰ نمره)

مدار ترکیبی طراحی کنید که یک خروجی یک بیتی داشته باشد و خروجی آن وقتی یک شود که ورودی BCD^۴ چهاررقمی آن، مضربی از سه باشد. همین آزمایش را برای اعداد مضرب ۱۱ نیز تکرار کنید. در طراحی این مدار فقط مجاز به استفاده از دروازه‌های پایه^۵ هستید. منظور از دروازه‌های پایه، AND-OR-NOT می‌باشد.

یادآوری

کد BCD، هر رقم کد دهدهی (۰ تا ۹) را به صورت یک عدد دودویی^۶ ۴ بیتی نمایش می‌دهد. در نتیجه عدد صفر در کد دهدهی به صورت ۰۰۰۰ و عدد نه در کد دهدهی به صورت ۱۰۰۱ خواهد بود. جدول ۱ این تبدیل را به صورت کامل‌تر نشان می‌دهد. به عنوان مثال عدد ۷۸ در کد BCD به صورت ۰۱۱۱۱۰۰۰ و عدد ۱۷۰ در کد BCD به صورت ۰۰۰۱۰۱۱۱۰۰۰ نمایش داده می‌شود. از جمله کاربردهای آن می‌توان به ساعت یا حرارت‌سنج‌های دیجیتال اشاره کرد.

^۱Computer Aided Design

^۲Schematic

^۳Combinational Logic

^۴Binary Coded Decimal

^۵Gates

^۶Binary